تراص ذاكرة HBM فوق معالجات التسريع لتقليل مسافة نقل البيانات... أداء تفوق HBM5 بمعدل 8 أضعاف
كشف تقنية V10 النانو بتطبيق الربط بين الويفرات... تكامل شامل من التصميم إلى التغليف
كشفت سامسونج إلكترونكس عن هيكل ذاكرة ثلاثي الأبعاد متقدم يتمثل في تراص مباشر لذاكرة النطاق العريض العالي (HBM) فوق معالجات التسريع الاصطناعي. وبالانحراف عن طريقة الترتيب الأفقي التقليدي للذاكرة، تسعى الشركة إلى تقليل مسافة نقل البيانات واستهلاك الطاقة، مع تقديم خدمات متكاملة تشمل التصميم والإنتاج والتغليف لرقاقات الذكاء الاصطناعي.
أعلنت سامسونج إلكترونكس عن عرض نماذج أولية من ذاكرة "zHBM" وتقنية "zNAND-O" للمرة الأولى في معرض "FMS 2026" المقام في سانتا كلارا بكاليفورنيا، الولايات المتحدة، خلال الفترة من 4 إلى 6 أغسطس (بالتوقيت المحلي). كما كشفت الشركة عن الجيل العاشر من تقنية V-NAND بصيغة "V10 BV-NAND" المترصة بأكثر من 400 طبقة.
تختلف تقنية zHBM عن البنية التقليدية التي تتطلب وضع الذاكرة بجانب معالج التسريع، حيث تعتمد على تراص عمودي للذاكرة فوق المعالج مباشرة. ويركز هذا النهج على تقليل مسافة نقل البيانات بين وحدة الحساب والذاكرة لتحسين عرض النطاق وكفاءة الطاقة.
بحسب سامسونج إلكترونكس، يمكن للأنظمة المبنية على تقنية zHBM أن تحقق أداءً أعلى بمعدل يصل إلى 8 أضعاف مقارنة بـ HBM5. ومن المتوقع تحسن الأداء مقابل الطاقة بمعدل يصل إلى 3 أضعاف، مع تراجع المقاومة الحرارية إلى أقل من النصف.
يتم تطبيق طبقة وسيطة متخصصة بين المعالج والذاكرة تسمح بإدراج وظائف مخصصة. وتعتمد هذه الطريقة على تعديل سعة الذاكرة والوظائف الحسابية وهياكل معالجة البيانات وفقاً لمعالجات الذكاء الاصطناعي التي يطورها العملاء.
غير أن المنتج المكشوف في هذه المناسبة يقتصر على نموذج أولي وليس منتجاً جاهزاً للإنتاج الضخم. وسيتم تحديد جدول التطبيق التجاري بعد إجراء التصميم المشترك مع العملاء والتحقق من تقنيات إدارة الحرارة.
وسعت سامسونج نطاق التراص العمودي في تقنية النانو فلاش أيضاً. تقنية zNAND-O تجمع بين تقنية V-NAND والأقطاب الكهربائية الموصلة عبر السيليكون لتغليف رقاقات النانو في 4 أو 8 طبقات. من المتوقع أن تُستخدم هذه التقنية في تسريع تحميل البيانات وتحسين كفاءة المساحة في بيئات الذكاء الاصطناعي على الأجهزة مثل الهواتف الذكية وأجهزة الحاسوب الشخصي.
كشفت سامسونج أيضاً عن تقنية V10 BV-NAND بأكثر من 400 طبقة. تعتمد هذه التقنية على استخدام تقنية الربط بين الويفرات، حيث يتم تصنيع الخلايا والدوائر المحيطة بشكل منفصل ثم يتم ربطها بشكل عمودي، إلى جانب تطبيق طريقة تراص تربط هياكل الخلايا الثلاثة.
بفضل هذا التطور، تمكنت الشركة من زيادة كمية البيانات التي يمكن تخزينها على نفس المساحة بنسبة تقارب 58% مقارنة بالجيل السابق. وحسنت الشركة أيضاً من أداء القراءة والكتابة والإدخال والإخراج بهدف الاستجابة لسوق أجهزة التخزين عالية السعة المخصصة لمراكز بيانات الذكاء الاصطناعي.
كشفت كيوكسيا أيضاً في يونيو الماضي عن خطط تطوير تقنية BiCS الفلاش للجيل العاشر بأكثر من 400 طبقة، مما يشير إلى أن المنافسة في سوق النانو فلاش ستتجاوز مجرد عدد الطبقات نحو تقليل كثافة التكامل واستهلاك الطاقة وتكاليف الإنتاج بشكل متوازي.
عرضت سامسونج أيضاً في هذا المعرض ذاكرة HBM4E وHBM5 وتقنية LPDDR5X-PIM التي تقوم بعمليات حسابية محدودة داخل الذاكرة. وقدمت الشركة أيضاً أجهزة التخزين SSD الموجهة للقطاع التجاري من نوع PM1763 ومنتجاتها عالية السعة BM1773 للاستجابة لطلب أجهزة التخزين المطلوبة لتدريب واستدلال الذكاء الاصطناعي.
يُعتبر هذا الكشف التكنولوجي تجسيداً لتحول استراتيجي لدى سامسونج نحو توسيع نطاق أعمالها من المنافسة على أساس أداء منتجات الذاكرة وحدها إلى تصميم هياكل أنظمة أنصاف موصلات متكاملة. وكلما تعززت الروابط بين معالجات التسريع والذاكرة، ازدادت تأثير القدرات المتخصصة في التصنيع والتصميم المنطقي والتغليف المتقدم على المنافسة على الحصول على العقود.
تعتزم سامسونج الاستفادة من بنيتها التنظيمية المتكاملة التي تشمل الذاكرة وتصميم أشباه الموصلات والتصنيع والتغليف لدعم عملاء الشركة من مرحلة تصميم المنتج حتى الإنتاج الكمي. وتُعتبر إدارة المعدل الكفء والحرارة والتكاليف اللوجستية للتغليف بشكل مستقر بمثابة العامل الحاسم لتطبيق تقنيات الذاكرة ثلاثية الأبعاد الجديدة فعلياً في منتجات العملاء الفعلية.
* تمت ترجمة هذا المقال تلقائيًا بواسطة الذكاء الاصطناعي.